Posts Tagged ‘verilog’

verilog仿真环境的搭建3:Debussy的设置

Debussy是Novas公司出品的调试工具,在5.4V9版之后就只发行Linux了,在这里使用的是Win32上的最后一个版本。

在前面文章中,已经可以调用modelsim进行仿真了,要配合Debussy使用的话,就需要在仿真中生成波形文件供调试。Debussy可以使用.fsdb文件,大小要比.vcd文件要小不少。

波形文件的生成

阅读全文——共1436字

verilog仿真环境的搭建2: modelsim的设置

1.证书设置

modelsim安装后,如果默认没有设置证书目录,那还需要手动进行设置。

在“系统属性”-》“高级”-》“环境变量”中的用户变量里,加上LM_LICENSE_FILE变量值,为证书所在的目录。值得一提的是,如果有其他软件也需要使用这个变量的话,那变量值以分号分隔。以我的设置为例:

阅读全文——共1792字

verilog仿真环境的搭建1:项目文件的组织

因为ISE内置的仿真工具功能比较弱(或者是我没有善于发掘?),所以大多数的仿真都是交给第三方工具的,比如说modelsim以及NC verilog。就我使用的工具来说,只有布局布线之后才是交给ISE来完成,之前的流程都可以有更为方便的工具来替代。现在我所使用的仿真及调试环境主要由vim+nlint+modelsim+debussy构成,使用起来还是相当方便的。需要说明的是,我是在windows下面使用这些工具的,如果linux下使用的话,可能可以更加强大。

首先介绍下project目录下文件的组织方法。

阅读全文——共1360字